

Министерство образования Республики Беларусь

Учреждение образования
БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
ИНФОРМАТИКИ И РАДИОЭЛЕКТРОНИКИ

Факультет компьютерных систем и сетей

Кафедра электронных вычислительных машин

Лабораторная работа №2
«Исследование работы комбинационных схем»

Выполнили:
Соломко В. Ю.
Шарай П. Ю.

Проверил:
Тарасюк И. С.

МИНСК 2023

1 ЦЕЛЬ РАБОТЫ

Исследование работы шифратора, дешифратора, мультиплексора, сумматора и компаратора.

2 КРАТКИЕ ТЕОРИТИЧЕСКИЕ СВЕДЕНИЯ

Шифратор – это комбинационное устройство, преобразующее десятичные числа в двоичную систему счисления, причем каждому входу может быть поставлено в соответствие десятичное число, а набор выходных логических сигналов соответствует определенному двоичному коду. Шифратор иногда называют «кодером» (от англ. coder) и используют, например, для перевода десятичных чисел, набранных на клавиатуре кнопочного пульта управления, в двоичные числа.

Дешифратор (или декодер) – это логическое комбинационное устройство, служащее для преобразования двойного двоичного кода в сигнал управления в десятичной системе исчисления на одном из выходов.

Мультиплексор – устройство, имеющее несколько сигнальных входов, один или более управляющих входов и один выход. Мультиплексор позволяет передавать сигнал с одного из входов на выход; при этом выбор желаемого входа осуществляется подачей соответствующей комбинации управляющих сигналов.

Сумматор – устройство, преобразующее информационные сигналы в сигнал, эквивалентный сумме этих сигналов, т. э. производит операцию сложения.

Компаратор – логическое устройство, выполняющее сравнение двух бит.

3 ХОД РАБОТЫ

3.1 Исследование работы шифратора

Логические состояния входов и выходов шифратора при “Е” равном нулю.

Таблица истинности шифратора

	E	X7	X6	X5	X4	X3	X2	X1	X0	Y2	Y1	Y0	G	E0
Шаг 1	0	1	1	1	1	1	1	1	1	1	1	1	1	0
Шаг 2	0	1	1	1	1	1	1	1	0	1	1	1	0	1
Шаг 3	0	1	1	1	1	1	1	0	1	1	1	0	0	1
Шаг 4	0	1	1	1	1	1	0	1	1	1	0	1	0	1
Шаг 5	0	1	1	1	1	0	1	1	1	1	0	0	0	1
Шаг 6	0	1	1	1	0	1	1	1	1	0	1	1	0	1
Шаг 7	0	1	1	0	1	1	1	1	1	0	1	0	0	1
Шаг 8	0	1	0	1	1	1	1	1	1	0	0	1	0	1
Шаг 9	0	0	1	1	1	1	1	1	1	0	0	0	0	1

Рисунок 3.1 – Таблица истинности шифратора

Диаграмма состояний шифратора




Рисунок 3.2 – Диаграмма состояний шифратора

Логические состояния входов и выходов шифратора при “Е” равном единице.

Таблица истинности шифратора

	E	X7	X6	X5	X4	X3	X2	X1	X0	Y2	Y1	Y0	G	E0
Шаг 1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Шаг 2	1	1	1	1	1	1	1	1	0	1	1	1	1	1
Шаг 3	1	1	1	1	1	1	1	0	1	1	1	1	1	1
Шаг 4	1	1	1	1	1	1	0	1	1	1	1	1	1	1
Шаг 5	1	1	1	1	1	0	1	1	1	1	1	1	1	1
Шаг 6	1	1	1	1	0	1	1	1	1	1	1	1	1	1
Шаг 7	1	1	1	0	1	1	1	1	1	1	1	1	1	1
Шаг 8	1	1	0	1	1	1	1	1	1	1	1	1	1	1
Шаг 9	1	0	1	1	1	1	1	1	1	1	1	1	1	1

Рисунок 3.3 – Таблица истинности шифратора

Диаграмма состояний шифратора




Рисунок 3.4 – Диаграмма состояний шифратора

По таблице истинности и диаграмме состояний можно определить, что активным сигналом “Е” является 0, активный сигнал GS появляется при любом активном входном сигнале, а активный сигнал ЕО возникает при отсутствии сигнала на входе (все 1).

Проверка исследуемого шифратора на приоритетность.

Таблица истинности шифратора

	E	X7	X6	X5	X4	X3	X2	X1	X0	Y2	Y1	Y0	G	E0
Шаг 1	0	1	1	1	1	1	1	1	1	1	1	1	1	0
Шаг 2	0	1	0	1	1	0	1	1	1	0	0	1	0	1
Шаг 3														
Шаг 4														
Шаг 5														
Шаг 6														
Шаг 7														
Шаг 8														
Шаг 9														

Рисунок 3.5 – Таблица истинности шифратора

Диаграмма состояний шифратора




Рисунок 3.6 – Диаграмма состояний шифратора

Сопоставив выходной сигнал шифратора с полученной ранее таблицей истинности, можно сделать вывод, что старшие входы являются более приоритетными.

3.2 Исследование работы дешифратора

Таблица истинности дешифратора

	E	X1	X0	Y3	Y2	Y1	Y0
Шар 1	0	0	0	1	1	1	0
Шар 2	0	0	1	1	1	0	1
Шар 3	0	1	0	1	0	1	1
Шар 4	0	1	1	0	1	1	1
Шар 5	1	0	0	1	1	1	1
Шар 6	1	0	1	1	1	1	1
Шар 7	1	1	0	1	1	1	1
Шар 8	1	1	1	1	1	1	1

Рисунок 3.7 – Таблица истинности дешифратора

Диаграмма состояний дешифратора




Рисунок 3.8 – Таблица состояний дешифратора

Исследуя полученные данные, можно сказать, что активный сигнал на входе “Е” равен 0.

3.3 Исследование работы мультиплексора

Таблица истинности мультиплексора

	E	A1	A0	X3	X2	X1	X0	Y
Шаг 1	0	0	0	0	0	0	1	= X0
Шаг 2	0	0	1	0	0	1	0	= X1
Шаг 3	0	1	0	0	1	0	0	= X2
Шаг 4	0	1	1	1	0	0	0	= X3
Шаг 5	1	0	0	0	0	0	0	--
Шаг 6	1	0	1	0	0	0	0	--
Шаг 7	1	1	0	0	0	0	0	--
Шаг 8	1	1	1	0	0	0	0	--

Рисунок 3.9 – Исследование работы мультиплексора

Диаграмма состояний мультиплексора




Рисунок 3.10 – Диаграмма состояний мультиплексора

По таблице истинности и диаграмме состояний можно определить, что активным сигналом “Е” является 0.

3.4 Исследование работы сумматора

Таблица истинности сумматора

	C0	A3	A2	A1	A0	B3	B2	B1	B0	S3	S2	S1	S0	C4
Шар 1	0	0	0	1	0	0	1	0	0	0	1	1	0	0
Шар 2	0	1	0	0	1	1	1	0	1	0	1	1	0	1
Шар 3	0	0	1	0	1	0	1	1	0	1	0	1	1	0
Шар 4	0	1	0	1	1	0	1	1	1	0	0	1	0	1
Шар 5	0	1	1	1	1	1	1	1	1	1	1	1	0	1
Шар 6	1	0	0	1	1	0	1	0	1	1	0	0	1	0
Шар 7	1	0	0	1	0	1	0	0	0	1	0	1	1	0
Шар 8	1	1	0	0	1	0	0	1	1	1	1	0	1	0
Шар 9	1	1	1	1	0	1	1	1	0	1	1	0	1	1
Шар 10	1	1	1	1	1	1	1	1	1	1	1	1	1	1

Рисунок 3.11 – Таблица истинности сумматора

Диаграмма состояний сумматора




Рисунок 3.12 – Диаграмма состояний сумматора

Полученные данные были проверены с помощью приведённого уравнения:

$$C0 + 2^0(A0 + B0) + 2^1(A1 + B1) + 2^2(A2 + B2) + 2^3(A3 + B3) = \\ = 2^0S0 + 2^1S1 + 2^2S2 + 2^3S3 + 2^4C4$$

$$1) 0 + 1(0 + 0) + 2(1 + 0) + 4(1 + 0) + 8(0 + 0) = \\ = 1 \cdot 0 + 2 \cdot 1 + 4 \cdot 1 + 8 \cdot 0 + 16 \cdot 0; \\ 6 = 6.$$

$$2) 0 + 1(1 + 1) + 2(0 + 0) + 4(0 + 1) + 8(1 + 1) = \\ = 1 \cdot 0 + 2 \cdot 1 + 4 \cdot 1 + 8 \cdot 0 + 16 \cdot 1; \\ 22 = 22.$$

$$3) 0 + 1(1 + 0) + 2(0 + 1) + 4(1 + 1) + 8(0 + 0) = \\ = 1 \cdot 1 + 2 \cdot 1 + 4 \cdot 0 + 8 \cdot 1 + 16 \cdot 0; \\ 11 = 11.$$

$$4) 0 + 1(1 + 1) + 2(1 + 1) + 4(0 + 1) + 8(1 + 0) = \\ = 1 \cdot 0 + 2 \cdot 1 + 4 \cdot 0 + 8 \cdot 0 + 16 \cdot 1; \\ 18 = 18.$$

$$5) 0 + 1(1 + 1) + 2(1 + 1) + 4(1 + 1) + 8(1 + 1) = \\ = 1 \cdot 0 + 2 \cdot 1 + 4 \cdot 1 + 8 \cdot 1 + 16 \cdot 1; \\ 30 = 30.$$

$$6) 1 + 1(1 + 1) + 2(1 + 0) + 4(0 + 1) + 8(0 + 0) = \\ = 1 \cdot 1 + 2 \cdot 0 + 4 \cdot 0 + 8 \cdot 1 + 16 \cdot 0; \\ 9 = 9.$$

$$7) 1 + 1(0 + 0) + 2(1 + 0) + 4(0 + 0) + 8(0 + 1) = \\ = 1 \cdot 1 + 2 \cdot 1 + 4 \cdot 0 + 8 \cdot 1 + 16 \cdot 0; \\ 11 = 11.$$

$$8) 1 + 1(1 + 1) + 2(0 + 1) + 4(0 + 0) + 8(1 + 0) = \\ = 1 \cdot 1 + 2 \cdot 0 + 4 \cdot 1 + 8 \cdot 1 + 16 \cdot 0; \\ 13 = 13.$$

$$9) 1 + 1(0 + 0) + 2(1 + 1) + 4(1 + 1) + 8(1 + 1) = \\ = 1 \cdot 1 + 2 \cdot 0 + 4 \cdot 1 + 8 \cdot 1 + 16 \cdot 1; \\ 29 = 29.$$

$$10) 1 + 1(1 + 1) + 2(1 + 1) + 4(1 + 1) + 8(1 + 1) = \\ = 1 \cdot 1 + 2 \cdot 1 + 4 \cdot 1 + 8 \cdot 1 + 16 \cdot 1; \\ 31 = 31.$$

3.5 Исследование работы компаратора

Таблица истинности цифрового компаратора

	A3	A2	A1	A0	B3	B2	B1	B0	I(A>B)	I(A=B)	I(A<B)	A>B	A=B	A<B
War 1	1	0	0	0	0	0	0	0	1	1	1	1	0	0
War 2	0	0	0	0	1	0	0	0	0	0	0	0	0	1
War 3	0	1	0	0	0	0	0	0	1	1	1	1	0	0
War 4	0	0	0	0	0	1	0	0	0	0	0	0	0	1
War 5	0	0	1	0	0	0	0	0	1	1	1	1	0	0
War 6	0	0	0	0	0	0	1	0	0	0	0	0	0	1
War 7	0	0	0	1	0	0	0	0	1	1	1	1	0	0
War 8	0	0	0	0	0	0	0	1	0	0	0	0	0	1
War 9	0	0	0	0	0	0	0	0	1	0	0	1	0	0
War 10	0	0	0	0	0	0	0	0	0	0	1	0	0	1
War 11	0	0	0	0	0	0	0	0	0	1	0	0	1	0
War 12	0	0	0	0	0	0	0	0	1	1	1	0	1	0
War 13	0	0	0	0	0	0	0	0	1	0	1	0	0	0
War 14	0	0	0	0	0	0	0	0	0	0	0	1	0	1

Рисунок 3.13 – Таблица истинности цифрового компаратора

Диаграмма состояний цифрового компаратора




Рисунок 3.14 – Диаграмма состояний цифрового компаратора

4 ВЫВОД

В процессе данной работы исследовалась работа цифровых логических элементов на практике, в результате которой были получены таблицы истинности для шифратора, дешифратора, мультиплексора, сумматора, компаратора, а также их диаграммы состояний. Было определено, что старшие входы шифратора являются более приоритетными, также было определено, что активным сигналом для дешифратора и мультиплексора на входе “Е” является 0.